This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re U	J.S. Patent Application of)
WATA	ANABE et al.	,))
Applic	cation Number: To be Assigned	,))
Filed:	Concurrently Herewith	,))
For:	DATA RECORDING METHOD, DATA RECORDING EQUIPMENT AND DATA RECORDING EVALUATION EQUIPMENT	,)))
A TTO	DNEV DOCKET NO HIRA,0140)

Honorable Assistant Commissioner for Patents
Washington, D.C. 20231

REQUEST FOR PRIORITY UNDER 35 U.S.C. § 119 AND THE INTERNATIONAL CONVENTION

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority date of November 7, 2003, the filing date of the corresponding Japanese patent application 2003-378857.

A certified copy of Japanese patent application 2003-378857 is being submitted herewith. Acknowledgment of receipt of the certified copy is respectfully requested in due course.

Respectfully submitted,

Stanley P. Fisher

Registration Number 24,344

Juan Carlos A. Marguez

Registration Number 34,072

REED SMITH LLP

3110 Fairview Park Drive Suite 1400 Falls Church, Virginia 22042 (703) 641-4200

February 9, 2004

(Translation)

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application:

November 7, 2003

Application Number:

Japanese Patent Application

No. 2003-378857

Applicant(s):

Hitachi, Ltd.

Hitachi-LG Data Storage, Inc.

December 19, 2003

Commissioner, Patent Office

Yasuo IMAI (seal)

Certificate No. 2003-3105868



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年11月 7日

出 願 番 号 Application Number:

特願2003-378857

[ST. 10/C]:

[J P 2 0 0 3 - 3 7 8 8 5 7]

出 願 人
Applicant(s):

株式会社日立製作所

株式会社日立エルジーデータストレージ

2

2003年12月19日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願 【整理番号】 H300912

【提出日】平成15年11月7日【あて先】特許庁長官 殿【国際特許分類】G11B 20/10

【国际行前力: 【発明者】

【住所又は居所】 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社 日立製作

所 研究開発本部内

渡辺 康一

【氏名】

【発明者】

【住所又は居所】 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社 日立製作

所 研究開発本部内

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社 日立製作所

【特許出願人】

【識別番号】 501009849

【氏名又は名称】 株式会社 日立エルジーデータストレージ

【代理人】

【識別番号】 100091096

【弁理士】

【氏名又は名称】 平木 祐輔

【手数料の表示】

【予納台帳番号】 015244 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1



【請求項1】

情報記録媒体に対し光もしくは磁気を用いて情報を記録する情報記録方法において、m個のデータビットが入力されてn個(m>n≥2)のデータビットを出力する多重化回路(以下、m:nマルチプレクサという)に入力信号としてm個のデータビットを入力するステップと、

前記m:nマルチプレクサから前記入力信号より高速化されたn個のデータビットを出力するステップと、

前記n個のデータビットを用いて情報を記録するステップと

を含むことを特徴とする情報記録方法。

【請求項2】

請求項1記載の情報記録方法において、前記n個のデータビットを用いてマルチパルスを形成することを特徴とする情報記録方法。

【請求項3】

請求項1記載の情報記録方法において、前記n個のデータビットを用いて多値記録を行うことを特徴とする情報記録方法。

【請求項4】

請求項1記載の情報記録方法において、m個の入力データビットをn個の出力データビットに多重化するために使うクロックを1つの発生源を元に得ることによりn個の出力データビットに同期をかけることを特徴とする情報記録方法。

【請求項5】

請求項4記載の情報記録方法において、前記m:nマルチプレクサのn個の出力データ 速度が入力データ速度の逓倍速度であり、n個それぞれ任意に選択できることを特徴とす る情報記録方法。

【請求項6】

記録データを符号化する符号化回路と、

前記符号化回路の出力が入力されm本のパルス信号を出力する記録パルス整形回路と、前記記録パルス整形回路から出力されたm本のパルス信号を多重化してn本($m>n \ge 2$) のパルス信号を出力するm: nマルチプレクサと、

前記m:nマルチプレクサのn本の出力により駆動されるレーザ駆動回路と、

前記レーザ駆動回路の出力によって駆動されるレーザ光源と

を含むことを特徴とする情報記録装置。

【請求項7】

請求項6記載の情報記録装置において、前記レーザ駆動回路はライトストラテジに適合したマルチパルスを出力することを特徴とする情報記録装置。

【請求項8】

請求項6記載の情報記録装置において、前記m:nマルチプレクサはクロック分周回路を有し、前記記録パルス整形回路は前記クロック分周回路から発生されたクロックを同期信号として用いることを特徴とする情報記録装置。

【請求項9】

請求項6記載の情報記録装置において、前記m:nマルチプレクサはクロック逓倍回路を有し、前記記録パルス整形回路から出力されたクロックを前記クロック逓倍回路によって逓倍して得たクロックを信号多重化のための同期信号として用いることを特徴とする情報記録装置。

【請求項10】

請求項6記載の情報記録装置において、前記m:nマルチプレクサのn個の出力振幅を それぞれ可変する振幅調整回路を有することを特徴とする情報記録装置。

【請求項11】

請求項6記載の情報記録装置において、前記m:nマルチプレクサのn個の出力遅延量をそれぞれ可変する遅延量調整回路を有することを特徴とする情報記録装置。



請求項6記載の情報記録装置において、更に、前記m:nマルチプレクサのn本の出力レベルをそれぞれ調整する複数のレベルコンバータと、

前記複数のレベルコンバータの出力を合成して多値レベル信号を発生するミキサーとを 有することを特徴とする情報記録装置。

【請求項13】

請求項6記載の情報記録装置において、更に、記録磁界極性反転回路を有し、前記記録磁界極性反転回路によって、前記レーザ光源から出射される光パルスと同期して、磁界を 反転させることを特徴とする情報記録装置。

【請求項14】

テストデータを符号化する符号化回路と、

前記符号化回路の出力が入力されm本のパルス信号を出力する記録パルス整形回路と、前記記録パルス整形回路から出力されたm本のパルス信号を多重化してn本($m>n \ge 2$)のパルス信号を出力するm: nマルチプレクサと、

前記m:nマルチプレクサのn本の出力により駆動されるレーザ駆動回路と、

前記レーザ駆動回路の出力によって駆動されるレーザ光源と、

前記テストデータを用いて、動作を制御する制御回路ユニットとを含むことを特徴とする評価装置。

【請求項15】

請求項14記載の評価装置において、前記制御回路ユニットは、記録/再生パワー制御基板、サーボ基板、スピンドル制御基板、トラックジャンプ基板、アドレスデコード基板、PLL/等化基板を含むことを特徴とする評価装置。

【請求項16】

請求項14記載の評価装置において、更に、前記制御回路ユニットを制御する制御器を 有することを特徴とする評価装置。

【書類名】明細書

【発明の名称】情報記録方法、情報記録装置及び評価装置

【技術分野】

[0001]

本発明は、情報記録媒体に対する情報記録の際に多値レベル化及びマルチパルス化された光変調波形を駆動・制御するCD-Rドライブ装置、CD-RWドライブ装置、DVD-Rドライブ装置、DVD-RAMドライブ装置、Blu-rayドライブ装置等の記録用光ディスク装置や評価装置の高速パルス生成に関する。

[0002]

また本発明は、磁気記録分野において記録を行うための基準クロックに同期したレーザ光パルスを照射して情報記録媒体を非連続的に加熱しつつ、記録情報に応じて極性を反転させた磁界を該基準クロックに同期して印加することにより情報を記録する情報記録方法における高速パルス生成に関する。

【背景技術】

[0003]

記録用光ディスク装置は、大容量化が進むと共に記録速度の増大も急務である。光ディスク(情報記録媒体)にレーザ光の光変調によって情報の記録を行う光ディスクドライブ装置においては、1ビームオーバーライト技術や高密度化のための記録マーク形状制御のため、光変調波形をマルチパルス化、多値レベル化して制御する技術が必須になっている。また、高速記録及び高密度記録のためには、今後更にデータ転送速度の高速化やパルス分割幅の細分化、更にパワーのレベル数の増加が要求されることになる。

[0004]

例えば、DVD-RWに利用されるライトストラテジ技術は、図2のライトストラテジに示されるように3種類のパワーレベルを持つ複数のレーザパルスを利用する。3種類のパワーレベルは、高いレベルから順に、ライトパワーPw、イレイズパワーPe、リードパワーPbである。上記のライトパワーPwのレーザ光で光ディスクを照射すると、光ディスクの記録膜が溶融される。その後、急冷すると、光ディスクはアモルファス状態(非晶質状態)となり、光の反射率が低くなる。これが記録マークとして利用される。また、イレイズパワーPeのレーザ光で光ディスクを照射すると、光ディスクの記録膜は結晶状態にされる。レーザ光照射前に非晶質状態であった光ディスク部分は結晶状態になり、元々結晶状態であった光ディスク部分は、そのまま結晶状態に留まる。これにより、記録マークを消去できる。リードパワーPbのレーザ光は、光ディスクに記録された情報信号の読み取りに用いられる。

[0005]

記録時、ライトストラテジ1組で媒体に記録マークを書き込むため、記録マークエッジの精度を高めるためには、ライトストラテジの最初と最後の位置の時間精度が重要となる。また高速記録にともなうパルス分割の細分化やパワーレベル数の増加は、高速による時間精度と、複数個のデータの同期という2つの観点から難しくなる。従来までの必要クロック周波数は2~3GHzであり、ライトパルスの時間精度は、図3に示すように固定遅延線16-1,16-2,…を複数用いるか、細かいステップで刻まれた多段遅延ブロックの目的の位置に近いタップからの出力を用いて、パルスのスタート時間とストップ時間を決めることで確保し、上記のライトパルスが生成されている。特開平6-243589号公報にはPLLからのクロックを遅延させてクロックを形成する技術が記載されている。また、データ通信分野では、特開2003-152728号公報に記載されているように、マルチプレクサを用いたパラレルーシリアル変換技術が用いられている。

【特許文献1】特開平6-243589号公報

【特許文献2】特開2003-152728号公報

【発明の開示】

【発明が解決しようとする課題】

[0006]

2/

図2に示す記録データのビット周期Tに対して幅Tpw、Tpbなどを一定の比率で表 される位置に制御する従来方法は、固定遅延線を複数用いるか、細かいステップで刻まれ た多段遅延ブロックの目的の位置に近いタップからの出力を用いてパルスのスタート時間 とストップ時間を決めて、ライトパルスを生成している。特にパルスエッジの揺らぎは、 読み取り時のジッタに大きく影響するため、今後進む高速記録ではさらなる時間精度が必 要とされる。しかし、従来方法では温度特性、遅延線のバラツキなどによる影響を直接受 けるため、Tの長さが何段分に相当するか測定するキャリブレーションを行ったとしても 、数100ps以下の時間精度を保つことは困難である。

[0007]

また、高速記録に対して逓倍速記録対応(例えば1倍~10倍等)が今後予想されるが 、線速度の変化に応じて、ライトパルスも追従することが望ましい。しかし、前述の多段 遅延ブロックを使用して、速度に対応して遅延量を切り替えるという方法もあるが、高速 になり、周期が短くなるに従い、周期に対する波形のジッタ量(時間軸上の揺らぎ)が大 きくなる。更に、今後、ディスクの回転数を一定とすることで、スピンドルモータを小型 化できるというメリットを持つCAV(Constant Angular Velocity)記録、ZCAV(Z one Constant Angular Velocity) 記録なども光ディスクの分野で用いられるが、線速度 はディスク半径位置に応じて変わるため、ライトパルスも線速度に追従することが望まし い。この場合も、前述の多段遅延ブロックを使用して、ディスク半径位置に応じて遅延量 を切り替えるという方法が考えられるが、やはり、数100ps以下の時間精度を保つこ とは困難である。

[0008]

本発明は以上の点を考慮し、高い周波数のクロックを用いて、ディスク回転ムラや線速 度の変化に適応的に追従してライトパルスを生成して情報信号を記録し得る情報記録装置 及び情報記録方法を提供することを目的とする。

【課題を解決するための手段】

[0009]

高速技術という観点からすると、光通信分野では、現在時分割多重(TDM:Time Div ision Multiplexing) の 4 0 Gbit/sシステムが導入間近であり、 4 0 Gbit/sの高速技術 が確立している。この高速システムにおいては、パラレルーシリアル変換回路であるマル チプレクサ(Multiplexer:通称MUX)がデータの転送速度を上げる回路として用いら れている。例として、4:1マルチプレクサのブロック図を図4に示す。

$[0\ 0\ 1\ 0\]$

図 4 の回路は、 2. 5 Gbit/sのデータ 4 本を 1 0 Gbit/sのデータ 1 本に変換する回路 である。具体的には、2つの2:1マルチプレクサ18-1,18-2によって2.5G bit/sのデータ2本ずつを多重化して5Gbit/sのデータに変換し、更にその5Gbit/sの データ2本を2:1マルチプレクサ18-3によって多重化して10Gbit/sのデータ1 本に変換する。2:1マルチプレクサ18-3で用いる5GHzのクロックは10GHz のクロックをクロック2分周回路19-2で分周して発生し、2:1マルチプレクサ18 -1.18-2で用いる2.5GHzのクロックはクロック 2 分周回路 1 9 - 2 から発生 された5GHzのクロックをクロック2分周回路19-1で更に分周して発生する。この 回路は図5に示す2:1マルチプレクサを基本として構成されており、2:1マルチプレ クサを複数用いることにより4:1マルチプレクサの他にも8:1マルチプレクサ,16 : 1マルチプレクサ等が構成でき、光通信で用いられている。

[0011]

この基本となる2:1マルチプレクサの中でパラレルーシリアル変換の主要部は2:1 のセレクタ部(図5中の2:1SEL)21であるため、セレクタ部の動作を図6に示し たセレクタのタイミングチャートを使って説明する。DIN1/DIN2がデータ入力信号、CIN がクロック入力信号であり、クロックCINはデータDIN1/DIN2のタイムスロットの中央に くることが理想状態である。2:1セレクタ部21はCIN=HのときDIN1を、CIN=Lのと きDIN2を選択し出力する回路であり、図6のタイミングチャートにあるように、出力OU

3/

Tは、この動作により2つの入力データDIN1、DIN2を1つに多重化し、データ速度も2倍 となる。よってこのマルチプレクサ回路は、パラレルの低速信号を回路内において線路長 による遅延とD-FF(delayed flip flop)回路20において数psオーダーで遅延量 を制御し、2:1セレクタ部21でクロックを用いてパラレルーシリアル変換し、高速化 する機能を集積したものである。またマルチプレクサ回路では、入力された信号や出力す る信号をクロック信号によって同期を確保し波形の整形も行う。本発明では、光通信分野 でパラレルーシリアル変換のために用いられるマルチプレクサを使って高速パルス発生を 行うことを考えた。

$[0\ 0\ 1\ 2\]$

この方式を使えば、40Gbit/sでの転送レートに用いられる40GHzのクロック精 度は25psが可能となる。しかしながら光ディスクの分野では、マルチパルスのため複 数のデータを同期のとれた状態で取り出す必要がある。複数のデータ出力のためには、複 数のマルチプレクサを用いることが考えられる。このとき複数のマルチプレクサの同期や 複数のデータのタイミング合わせが難しくなる。そこで、通常m:1でm個の入力を1つ の出力にまで多重化させるマルチプレクサの構成を、入力m個に対して出力データの個数 を n 個とする。その際、 n 個の出力データまで多重するために使うクロックは 1 つの発生 源を元にすることにより、容易にn個のデータの同期を確保できる。

$[0\ 0\ 1\ 3]$

図1は、本発明による高速パルス発生器を用いた情報記録装置の構成例を示す図である 。符号化データを記録パルス整形回路10に通してm個のパラレルデータに変換し、その m個のデータをm:nマルチプレクサ11に通してn個の出力に変換する。m:nマルチ プレクサ11のn個の出力は、LD駆動回路15に設けられた記録電流 I1, I2, …, I_n を発生する電流源13-1, 13-2, …, 13-n に接続されたスイッチ14-114-2, …, 14-nの制御のために用いられる。

$[0\ 0\ 1\ 4\]$

通常m:1(入力がm、出力が1つ)のマルチプレクサの出力をn個にしてm:nマル チプレクサとし、マルチパルス発生に用いる。このときm:nマルチプレクサIC内は内 部のクロックで同期がとれ、データタイミングも同時に動作を始めるため、問題なく動作 する。更にn個の出力線路の距離精度が高いため、m:nマルチプレクサのn個の出力遅 延量は一致しており、次へのデータ受け渡しが容易になる。このときn個の出力の転送レ ートは1つに限らず、用途によっては転送レートを変えても良い。

$[0\ 0\ 1\ 5]$

また、このm:nマルチプレクサ内にクロック逓倍機能を備えることにより、m:nマ ルチプレクサの入力データに用いた低速クロックを逓倍して高速クロックを生成する。こ の高速クロックによって多重化やラッチをかけることにより、パルスの位置精度を高める ことができる。このとき外部からの入力には低速クロックしか用いないため、高速クロッ クを外部で扱うことなく、高精度のパルスが発生できる。更に、再生時にはマルチプレク サ内で必要とするクロックを外部に出力することにより、レーザダイオードの低雑音化の ための高周波重畳に用いることができる。このn個の同期した高速パルスを用いて各電流 源13-1.13-2.…13-nのスイッチ14-1,14-2,…,14-nを制御 することで、電流量によって光出力が変化するレーザダイオード12の電流量を調整し、 光の高速マルチパルスを発生できる。

[0016]

本発明のパルス発生方式は、固定遅延線を用いてクロック精度を保つことが困難である と考えられる、毎秒100Mビット以上転送速度の光ディスクストレージシステムもしく は光磁気ディスクシステム等に好適である。

【発明の効果】

$[0\ 0\ 1\ 7]$

本発明によると、光ディスクもしくは光アシスト磁気ディスクなどマルチパルスや多値 信号を用いる情報記録において、n個のデータを同期した状態で高速パルスを高精度に発 生できる。

【発明を実施するための最良の形態】

[0018]

以下、図面を参照して本発明の実施の形態を説明する。

「実施例1]

図7~図9を用いて、4:2マルチプレクサをマルチパルスに適用した実施例を説明する。図7(a)は記録信号が光ディスクへ書き込まれるまでの処理の流れを示す概略図、図7(b)はパルス整形回路の概略図、図8は本発明による4:2マルチプレクサの一例を示す概略図、図9はマルチパルス合成の一例を示す説明図である。

$[0\ 0\ 1\ 9\]$

[0020]

図7(b)により、パルス整形回路10の一例を説明する。パルス整形回路10は、まず符号化したデータを符号化分配回路25において4チャンネル信号に変換する。この信号でマーク長記録方式の各マークのストラテジーに対応パルスの組み合わせを予め記憶している4チャネルメモリ26に指令を送り、4チャネルパルス発生器27より、4:2マルチプレクサ11の入力Din1, Din2, Din3, Din4に入力すべきパルス列を出力する。

[0021]

具体例として図8にあるように、符号化信号として011110というようなマーク長4 Tの信号をディスクに書き込む場合を考える。この場合、図9の最下段に示すような4 T書き込み用ストラテジーにするため、図8に示すように記録パルス整形回路10は、4:2マルチプレクサの入力に、Din1に011110、Din2に000000、Din3に100001、Din4に100001となるように信号を分配する。4:2マルチプレクサではDin1とDin2を多重化することによりDout1には001010101000が出力され、Din3とDin4を多重化することによりDout2には110000000011が出力される。この時、出力Dout1、Dout2は入力Din1~Din4より2倍高速なデータ信号であり、パルス位置精度も2倍高くなる。

[0022]

この2つの出力信号によって図8に示すような光ディスク記録用のレーザ駆動回路構成で、2個の電流源13-1, 13-2のスイッチ14-1, 14-2をオン・オフする。そして図9に示すように基本電流I bにI w* とI e* を加算して、その加算電流パルスでレーザダイオード12を駆動し、所望の4 Tストラテジー用マルチパルスを形成する。この信号でレーザダイオード12 を駆動することにより光出力でストラテジーとなり、光ディスク24 に照射することで所望の信号(ここでは4 Tマーク)が光ディスク24 に記録される。

[0023]

これらを実現する必要条件は、2個の出力データDout1, Dout2は同期していること、更にパルス発生からの遅延量がそろっていることである。これに対し、4:2マルチプレクサ11の2個の出力データはクロック源が同一であれば同期がとれており、2個の出力線路長を同じにすることにより、遅延量は出力で一定となる。またm:nマルチプレクサとして考えると、入力信号は出力信号に対してn/m低速なデータビットですむため、データ入力インターフェイスは低速データでロス量やクロストーク量も少なく、実装等が容易である。また、mを大きくすることにより、入力データの並列数は増えるが、更に低速なデータ入力が可能となる。

[0024]

5/

[実施例2]

4:2マルチプレクサを多値化に適用した実施例について説明する。図10 (a) は多 値信号生成の構成例を示した概略図であり、図10(b)は4値の多値信号合成の一例を 示す信号波形図である。

[0025]

実施例1では信号自体は2値であったが、本実施例では信号自体が3値以上の高速多値 信号出力を可能とする。図10(a)に示すように、入力データを符号化し、その符号化 した信号をディスク上に書き込むための多値信号に変換する。このときの変換信号は多重 化することを考慮した信号であり、4:2マルチプレクサ11に入れて2つの信号Dout1 , Dout2を出力する。この2個の同期がとれ遅延量がそろった出力データDout1. Dout2を それぞれレベルコンバータ28-1,28-2でレベル変換した後、ミキサー29で合成 する。この合成データが電気の多値信号となる。これにより高速振幅多値信号発生が可能 となる。

[0026]

2値信号2つから4値信号の作成例について説明する。2値信号2つの組み合わせ(0 . 0) を多値の0、(1, 0) を多値の1、(0, 1) を多値の2、(1, 1) を多値の 3とするような2値から4値への変換に、4:2マルチプレクサ11を用いた具体的例を 示す。4:2マルチプレクサ11に、Din1に0101、Din2に0011、Din3に0100、Din4に0100 と4つの並列信号が入力された場合を考える。Dout1はDin1とDin2が多重化されて0010011 1となり、Dout2はDin3とDin4が多重化されて00110000となる。このときDout1, Dout2のデ ータ速度はDin1~Din4のデータ速度の2倍と高速化している。

$[0\ 0\ 2\ 7\]$

Dout 1をレベルコンバータ 2 8 - 1 でレベル変換して A 信号とし、Dout 2をレベルコンバ ータ28-2でレベル変換してB信号とする。図10(b)に示すように、A信号は振幅 単位1の2値信号であり、B信号は振幅単位2の2値信号である。A信号とB信号をミキ サー29で合成することにより、00320111という0,1,2,3の4値の信号を発生でき る。本実施例では4値としたが、多値信号としてはm:nマルチプレクサの出力nを増や すことによりさらなる多値信号生成を行うことができる。本実施例によると、このように 高速な多値データを簡易な構成で実現できる。

[0028]

[実施例3]

図11と図12により、m: nマルチプレクサの n 個の出力データ速度が入力データ速 度の逓倍速度であり、n個それぞれの出力データ速度が異なる実施例を説明する。図11 はライトストラテジ (4値) の一例を示す図であり、図12は本発明によるm:nマルチ プレクサの一例を示す概略図である。

[0029]

図11に示すようなストラテジーが必要となった場合、エッジ記録のため、記録マーク エッジ位置に関わるPeとPw1に要求される位置精度は高いが、ストラテジー内のPw 2の位置精度はPeやPw1ほど高くなくともよい。このような要請に応えることのでき るm:nマルチプレクサの構成例を図12に示す。

[0030]

具体例として、図11の最下段に示すような4Tの書き込み用ストラテジーを作ること を考える。図12に示すように、10:3マルチプレクサ51の入力にはすべて2.5G bit/sのデータ速度でDin1に000、Din2に000、Din3に100、Din4に000、Din5に010、Din6に 010、Din7に110、Din8に110、Din9に111、Din10に111となるように信号を分配する。 1 0 :3マルチプレクサ51では、Din1~Din4を多重化することにより、Dout1にはデータ速 度10Gbit/sで001100000000が出力され、Din5とDin6を多重化することにより、Dout2に はデータ速度 5 Gbit/sで001100が出力される。これは 1 0 Gbit/sに換算すると、周期が 1/2なので信号は2倍になるため000011110000となる。また、Din7~Din10を多重化す ることにより、Dout3にはデータ速度10Gbit/sで110000000011が出力される。このとき

Dout 1 (Pe に対応) およびDout 3 (Pw1 に対応) は 10 GHzのクロック精度で出力されるが、Dout 2 (Pw2 に対応) は 5 GHzのクロック精度で出力されることになる。これを合成することにより所望のストラテジーを作製する。

[0031]

このようにマルチパルスのレベルが増加した場合には、エッジを決める2つのパルスだけ最高クロック精度のパルス発生回路構成にして、その他は許される範囲でクロック精度を落とした構成にして回路規模を縮小し、低消費電力化を図ることができる。また多値でもこのように出力数が増えた場合、必要クロック精度に合わせてそれぞれのクロック周波数を選択でき、回路規模を縮小し、低消費電力化を図ることができる。

[0032]

[実施例4]

図13は、m:nマルチプレクサ内にクロック分周機能を備えた実施例を示す図である。本実施例では、データ速度2.5 Gbit/sの入力8本をデータ速度10 Gbit/sの出力2本に多重化する8:2マルチプレクサを例として説明する。

[0033]

2. 5 Gbit/sの入力信号を10 Gbit/sに転送レートを上げて出力するには、2.5 GHz、5 GHz、10 GHzのクロックが必要となる。m:nマルチプレクサ52にクロック2分周回路19を2個設置してクロック分周機能を備えることにより、m:nマルチプレクサ52に入力した10 GHzクロックを分周して5 GHzクロック及び2.5 GHzクロックをm:nマルチプレクサ内部に作り出す。この低速化された2.5 GHzクロックをm:nマルチプレクサ52から出力し、記録パルス整形回路10へ入力する。記録パルス整形回路10において、この2.5 GHzクロックを用いてm:nマルチプレクサ52へ入力する並列データを生成することにより、データの同期を確保する。

[0034]

また、光ディスクのN倍速記録は、m:nマルチプレクサ52へ入力するクロック周波数を変えることで対応できる。すなわち、入力するクロック周波数を変えることでm:nマルチプレクサ52の動作はそのクロック周波数に対応し、m:nマルチプレクサ52から出力する分周クロックも対応して変化するため、記録パルス整形回路10も対応動作ができ、N倍速記録が可能になる。

[0035]

[実施例5]

図14は、m:nマルチプレクサ内にクロック逓倍機能を備えた実施例を示す図である。本実施例では、データ速度2.5 Gbit/sの入力8本をデータ速度10 Gbit/sの出力2本に多重化する8:2マルチプレクサを例として説明する。

[0036]

本実施例においても、実施例4と同様に2.5GHz、5GHz、10GHzのクロックが必要となる。m:nマルチプレクサ53にクロック2逓倍回路30-1,30-2を設置してクロック逓倍機能を備えることにより、記録パルス整形回路10で2.5Gbit/sの並列データ生成に用いた2.5GHzクロックを逓倍して5GHz及び10GHzの高速クロックを生成する。この高速クロックによって多重化やラッチをかけることにより、パルスの位置精度を高めることができる。このとき外部からの入力には低速クロックしか用いないため、高速クロックを外部で用いることなくパルスの位置精度を上げることができる。

[0037]

また、実施例4と同様に、光ディスクのN倍速記録は、記録パルス整形回路10でm個の入力データ生成に用いたクロック周波数を変えることで実現できる。すなわち、記録パルス整形回路10でデータ生成に用いたクロック周波数を変えることにより、m:nマルチプレクサ53の動作クロックもそれに対応して変化するため、N倍速記録が可能になる

[0038]

[実施例6]

m:nマルチプレクサのクロック逓倍もしくは分周出力を高周波重畳に用いた実施例を図16に示す。特開2003-123252号公報にもあるように再生時に、APC (Au to Power Control) によって制御される電流によってレーザダイオード (LD) は再生パワーレベルとして発振する。高周波重畳回路はこの再生時にレーザダイオードに起因するモードホッピング雑音や戻り光誘起雑音を低減するために設けてあり、記録/消去時にはレーザの寿命の観点から高周波重畳を休止することもある。通常、図15に示すように、この高周波重畳のため専用の高周波重畳回路32を必要とする。

[0039]

本実施例では、図16に示すように、m:nマルチプレクサ11内のパルス発生に用いる分周回路もしくは逓倍回路からのクロックを任意に選択し出力することにより、高周波重畳専用回路を設けることなく高周波重畳が可能となる。このとき、再生/記録/消去時に高周波重畳のON/OFFを選択できるようにするために、分周回路もしくは逓倍回路の電源とマルチプレクサ部分の電源は分離してもよい。

[0040]

「実施例7]

m:nマルチプレクサの出力振幅を可変とする実施例を図17に示す。LSIのトレンドのひとつとして、デジタルーアナログ混在回路により高集積・高機能化が図られている。一般にマルチプレクサはデジタル回路であるが、図17(a)に示すように、m:nマルチプレクサ11の出力にアナログ回路であるアンプ回路33-1,…,33-nを付加する。この構成によりm:nマルチプレクサのn本の出力の振幅を可変にすることができる。

[0041]

このm:nマルチプレクサを用いると、その先に接続されるレーザ駆動回路15の構成を変更できる。具体的には図17(b)に示すように、電圧-電流変換回路34-1,…,34-nを駆動回路とする。これは、異なる電圧でn個のデータを受け取ることにより、線形範囲で電流に変換することにより電圧の差がそのまま電流の差となるレーザ駆動回路の構成である。この電流差によってレーザダイオード12から発生されるレーザ光の強度が変わるため、高速スイッチを必要としない駆動回路構成が可能となる。

[0042]

「実施例8]

$[0\ 0\ 4\ 3]$

m:nマルチプレクサのn本の出力の位相が可変となった場合、駆動回路までの距離の制約を緩和できる。図18(b)に示すように、次段に接続される駆動回路15までの距離がL1からLnのようにn個の信号によって異なる場合、n個のデータの遅延量は異なってしまい、マルチパルスや多値化した時、合成した信号に異常をきたす。特に高速で動作する場合には、この遅延量の相違は大きな問題となる。m:nマルチプレクサに出力データの遅延量の可変機能がある場合、配線や実装の問題などからn本の出力データ線路の距離L1~Lnが違う場合でも、駆動回路15の入力での遅延量を合わせることができる

[0044]

[実施例9]

図19は本発明を光ディスク評価装置に適用した構成の一例を示すものである。光ヘッドユニット36は、レーザダイオード12を含む光学系、光ディスク24を高速で回転させることを可能とするエアースピンドル37、Xステージ位置やステージ角度 θ ϕ を変え

るためXステージ38、 θ ϕ ステージ39等からなる。

[0045]

制御回路ユニット46は、テストデータを用いて動作を制御するものである。即ち、指令された記録/再生パワーになるように制御して光を発生させる記録/再生パワー制御基板40、サーボ調整を司るサーボ基板41、スピンドルモータを制御するスピンドル制御基板42、所望の位置の記録/再生を可能とするため、トラックジャンプを制御するトラックジャンプ基板43、再生信号を用いて光ディスク媒体上に記録されたコード情報やアドレス情報などを再生するアドレスデコード基板44、PLL(Phase Locked Loop)/等化基板45等からなる。さらに制御回路ユニット全体を制御する制御器47をもつ。

[0046]

この評価装置は、通常の光ディスク装置のようなスタンドアロンではなく、様々な調整や制御によって動作するシステムである。これにより様々な調整や制御による評価が可能となり、調整マージンなどが測定できる。

[0047]

また本発明を適用した場合は、入力データに関しては、テストデータを用いることにより高速化に対するマルチパルスのレベル数やパルス幅などストラテジーの最適化検討などに利用できる。

[0048]

[実施例10]

図20は、本発明を光磁気ディスクに適用した実施例を示す図である。図20(a)は、特開2001-229588号公報に記載されているような記録を行うための光磁気ディスクのタイミングチャートである。

[0049]

本実施例では、図20(a)に示すように、基準クロックに同期した光パルスを照射して磁性記録媒体を非連続的に加熱しつつ、基準クロックに同期して記録情報の符号に対応して極性の反転する磁界を印加することにより情報を記録する。図20(b)は、m:2マルチプレクサの出力で光照射および磁界印加を制御する回路の概略図である。なお、図中、符号37は記録磁界極性反転回路である。このような光パルスと磁気変調の同期に関しても、今まで述べてきたことと同様に高速が進むにつれ、クロック精度と同期動作の両立が必要となるため、本発明の適用が効果的である。

[0050]

以上、実施例によって本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは自明であろう。

【図面の簡単な説明】

[0051]

- 【図1】本発明による高速パルス発生器を用いた光記録装置の構成例を示す図。
- 【図2】 ライトステラテジー (3値の場合) の一例とこのストラテジーによって光記録媒体に形成される記録マークの例の説明図。
- 【図3】従来の固定遅延線を用いて遅延量を調整する回路の概略図。
- 【図4】従来の4:1マルチプレクサ (MUX) の構成例を示した概略図。
- 【図5】従来の2:1マルチプレクサ(MUX)の構成例を示した概略図。
- 【図6】2:1セレクタの動作原理を説明するタイミングチャート。
- 【図7】記録信号が光ディスクへ書き込まれるまでの処理の流れを示す概略図(a)と記録パルス整形回路の一例を示す概略図(b)。
- 【図8】4:2マルチプレクサを用いた光記録装置の構成例を示す図。
- 【図9】マルチパルス合成の一例を示す説明図。
- 【図10】本発明による多値信号生成の構成例を示す概略図。
- 【図11】ライトストラテジ(4値)の一例を示す図。
- 【図12】本発明によるm:nマルチプレクサの一例を示す概略図。
- 【図13】本発明によるm:nマルチプレクサの一例を示す概略図。


- 【図14】本発明によるm:nマルチプレクサの一例を示す概略図。
- 【図15】従来の高周波重畳回路を備えた光記録装置の構成図。
- 【図16】本発明によるm:nマルチプレクサを用いた光記録装置の構成図。
- 【図17】本発明によるm:nマルチプレクサを用いた光記録装置の構成例を示す図
- 【図18】本発明によるm:nマルチプレクサを用いた光記録装置の構成例を示す図
- 【図19】本発明によるm:nマルチプレクサを用いた光ディスク評価装置の構成例 を示す図。
- 【図20】本発明を光磁気ディスクに適用した例を示す図。

【符号の説明】


[0052]

- MUX…マルチプレクサ回路(多重回路)
- SEL…セレクタ回路
- LD…レーザダイオード
- D-FF…ディレイフリップフロップ
- AMP…アンプ
- PS…フェイズシフタ
- 10…記録パルス整形回路
- 11…m:nマルチプレクサ
- 12…レーザダイオード
- 13…電流源
- 14…スイッチ
- 15…レーザ駆動回路
- 16…遅延線
- 17…位相比較器
- 18…2:1マルチプレクサ
- 19…クロック2分周回路
- 20…ディレイフリップフロップ
- 21…2:1セレクタ
- 2 2 …記録データ
- 23…符号化回路
- 24…光ディスク
- 25…符号分配回路
- 26…4チャネルメモリ
- 27…4チャネル出力パルス発生器
- 28…レベルコンバータ
- 29…ミキサー
- 3 0 … クロック 2 逓倍回路
- 3 1 ··· A P C (Auto Power Control) 制御回路
- 3 2 …高周波重畳回路
- 33…アンプ
- 3 4 …電圧 電流変換駆動回路
- 35…フェイズシフタ
- 36…ヘッドユニット
- 3 7…記録磁界極性反転回路

【書類名】図面【図1】




【図2】




【図3】

図3




DL:ディレイライン PD:位相比較器

【図4】




【図5】

図5




【図6】




11


【図7】




(b)




【図8】



【図9】



【図10】









図11]




【図12】




【図13】




【図14】




【図15】




【図16】





【図17】






【図18】






【図19】



【図20】



【書類名】要約書

【要約】

【課題】 n個の同期した高速パルスを発生する。

【解決手段】通常m:1の構成でパラレルーシリアル変換を行うマルチプレクサをm個の入力に対してn個の出力を発生するm:nマルチプレクサ11の構成にして用い、高分解能の高速パルス発生を可能にし、マルチパルスや多値信号の発生を行う。

【選択図】 図1

特願2003-378857

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

[変更理由] 住 所

1990年 8月31日

新規登録

東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所

特願2003-378857

出願人履歴情報

識別番号

[501009849]

1. 変更年月日

2000年12月27日

[変更理由]

新規登録

住所氏名

東京都港区虎ノ門一丁目26番5号

株式会社日立エルジーデータストレージ

2. 変更年月日

2003年 3月 5日

[変更理由]

住所変更

住 所

東京都港区海岸三丁目22番23号

氏 名

株式会社日立エルジーデータストレージ